数字IC设计（ASIC设计）完整流程详解

c）但凡设想中会存正在大质的违例途径，STA要修大质的setup、hold等，如何修那些违例，可以表示工做经历的重要性。另外，假如是前端修timing违例，正常会修的很快，但是会带来一个严峻的问题，代码被前端批改后能否存正在新的bug，还需从头仿实确认，仿实会泯灭掉数以月计的光阳，所以除非万不得已，不会找前端修timing。宗旨：完成芯片中数字局部的高层次算法或架构的阐明取建模，为硬件供给一个准确的软件罪能模型，更为重要的是，通过大质的高层次仿实和调试，为RTL真现供给总体性的设想辅导。次要目标是罪能笼罩率。

(责任编辑：)